APLICAÇÕES PRÁTICAS DO PADRÃO IEEE 1149.1 PARA PORTA DE ACESSO DE TESTE E ARQUITETURA DE VARREDURA DE LIMITE
Palavras-chave:
IEEE 1149.1; JTAG; boundary scan; OpenOCD; reparo de placas.Resumo
Este artigo aborda as aplicações do padrão IEEE 1149.1 (JTAG) para teste e reparo de placas de circuito impresso complexas, destacando os desafios impostos pela miniaturização e pela falta de acesso a diagramas esquemáticos. Apresenta a arquitetura de varredura de limites (boundary scan), descrevendo os componentes essenciais, como células de teste, controlador TAP e registradores de instrução, além da linguagem BSDL, essencial para se utilizar com eficácia o padrão. Utilizando ferramentas open-source (OpenOCD) e um depurador J-Link, demonstra-se como realizar o acesso e controle de registradores em um FPGA Lattice, detalhando a identificação de pinos, configuração de arquivos e execução de instruções. Os resultados comprovam a eficácia do método para controle de pinos, diagnóstico de interconexões e simulação de sinais, mesmo sem acesso à programação interna do circuito. O estudo evidencia a viabilidade de técnicas baseadas em JTAG para reparos em sistemas embarcados, utilizando ferramentas de baixo custo e contribuindo na manutenção em equipamentos críticos.
